※ 検索ワードを区切るスペースは半角でお願いします。
今後のAI（人工知能）や5G通信の市場拡大に向けて，低遅延，低消費電力かつ安価な高性能デバイスが求められている。TSV（Through Silicon Via，シリコン貫通電極）を用いた3次元半導体が有望視されているが，製造コストが高いため，メモリやFPGAなど，ごく一部のハイエンド製品で実用化されるに留まっている。製造コストが高い理由は，シリコンウエハに銅めっきによる貫通電極を形成するには，数多くの工程と，ドライエッチングやスパッタ，CMP（化学的機械研磨）など高額な設備投資が必要であることが挙げられる。 今回，2019年10月8～10日仙台で開催されたIEEE 3DIC2019に参加して，ウェットプロセスによる3次元積層をテーマとした研究発表を3件紹介する。 ...
Online ISSN : 2435-2292
Print ISSN : 0375-9253
PDFを閲覧するにはAdobe Readerが必要です。
お気に入りから削除しますか？
